From: kkaempf@didymus.rmi.de (Klaus Kaempf) Subject: Undocumented Z80 opcodes: Here's the complete list Summary: List of undocumented Z80 opcodes Date: Mon, 27 Mar 1995 16:33:32 GMT This list was posted to comp.os.cpm 1992 by | Herbert Oppmann | email: htoppman@cip.informatik.uni-erlangen.de | | irc: mtx | mail: Drausnickstrasse 29, D-8520 Erlangen | Credits should go to him :-) Klaus ---------------------------------------------------------------------- ALSO: Intel 8080 Mnemonics entered at far right by Richard Steven Walz 3/31/1995 rstevew@armory.com ftp.armory.com /pub/user/rstevew/*/* ----------------------------------------------------------------------- *************** 8080/Z80/HD64180 opcodes *************** Legend: HX, LX highbyte/lowbyte of IX HY, LY ditto IY 8080 subset {legend: X=BCreg,DEreg,HLreg I=immediate M=(HL) } {legend: byte=nn dble=nnnn adr=nnnn } * Z80 only / "illegal" Z80 + HD 64180 (reacts with a trap to illegal Z80 opcodes) Hex Zilog Instruction Intel Instruction (all) (Zilog Z-80) (Intel MCS-80 [8080]) (# bytes) (Superset of Intel 8080) (or Z-80 comment) --------------------------------------------------------------------- 00 NOP NOP 01 nnnn LD BC,nnnn LXI B,dble 02 LD (BC),A STAX B 03 INC BC INX B 04 INC B INR B 05 DEC B DCR B 06 nn LD B,nn MVI B,byte 07 RLCA RLC 08 * EX AF,AF' 09 ADD HL,BC DAD B 0A LD A,(BC) LDAX B 0B DEC BC DCX B 0C INC C INR C 0D DEC C DCR C 0E nn LD C,nn MVI C,byte 0F RRCA RRC 10 dd * DJNZ dd 11 nnnn LD DE,nnnn LXI D,dble 12 LD DE,A STAX D 13 INC DE INX D 14 INC D INR D 15 DEC D DCR D 16 nn LD D,nn MVI D,byte 17 RLA RAL 18 dd * JR dd 19 ADD HL,DE DAD D 1A LD A,DE LDAX D 1B DEC DE DCX D 1C INC E INR E 1D DEC E DCR E 1E nn LD E,nn MVI E,byte 1F RRA RAR 20 dd * JR NZ,dd 21 nnnn LD HL,nnnn LXI H,dble 22 nnnn LD (nnnn),HL SHLD adr 23 INC HL INX H 24 INC H INR H 25 DEC H DCR H 26 nn LD H,nn MVI H,byte 27 DAA DAA 28 dd * JR Z,dd 29 ADD HL,HL DAD H 2A nnnn LD HL,(nnnn) LHLD adr 2B DEC HL DCX H 2C INC L INR L 2D DEC L DCR L 2E nn LD L,nn MVI L,byte 2F CPL CMA 30 dd * JR NC,dd 31 nnnn LD SP,nnnn LXI SP,dble 32 nnnn LD (nnnn),A STA adr 33 INC SP INX SP 34 INC (HL) INR M 35 DEC (HL) DCR M 36 nn LD (HL),nn MVI M,byte 37 SCF STC 38 dd * JR C,dd 39 ADD HL,SP DAD SP 3A nnnn LD A,(nnnn) LDA adr 3B DEC SP DCX SP 3C INC A INR A 3D DEC A DCR A 3E nn LD A,nn MVI A,byte 3F CCF CMC 40 LD B,B MOV B,B 41 LD B,C MOV B,C 42 LD B,D MOV B,D 43 LD B,E MOV B,E 44 LD B,H MOV B,H 45 LD B,L MOV B,L 46 LD B,(HL) MOV B,M 47 LD B,A MOV B,A 48 LD C,B MOV C,B 49 LD C,C MOV C,C 4A LD C,D MOV C,D 4B LD C,E MOV C,E 4C LD C,H MOV C,H 4D LD C,L MOV C,L 4E LD C,(HL) MOV C,M 4F LD C,A MOV C,A 50 LD D,B MOV D,B 51 LD D,C MOV D,C 52 LD D,D MOV D,D 53 LD D,E MOV D,E 54 LD D,H MOV D,H 55 LD D,L MOV D,L 56 LD D,(HL) MOV D,M 57 LD D,A MOV D,A 58 LD E,B MOV E,B 59 LD E,C MOV E,C 5A LD E,D MOV E,D 5B LD E,E MOV E,E 5C LD E,H MOV E,H 5D LD E,L MOV E,L 5E LD E,(HL) MOV E,M 5F LD E,A MOV E,A 60 LD H,B MOV H,B 61 LD H,C MOV H,C 62 LD H,D MOV H,D 63 LD H,E MOV H,E 64 LD H,H MOV H,H 65 LD H,L MOV H,L 66 LD H,(HL) MOV H,M 67 LD H,A MOV H,A 68 LD L,B MOV L,B 69 LD L,C MOV L,C 6A LD L,D MOV L,D 6B LD L,E MOV L,E 6C LD L,H MOV L,H 6D LD L,L MOV L,L 6E LD L,(HL) MOV L,M 6F LD L,A MOV L,A 70 LD (HL),B MOV M,B 71 LD (HL),C MOV M,C 72 LD (HL),D MOV M,D 73 LD (HL),E MOV M,E 74 LD (HL),H MOV M,H 75 LD (HL),L MOV M,L 76 HALT HLT 77 LD (HL),A MOV M,A 78 LD A,B MOV A,B 79 LD A,C MOV A,C 7A LD A,D MOV A,D 7B LD A,E MOV A,E 7C LD A,H MOV A,H 7D LD A,L MOV A,L 7E LD A,(HL) MOV A,M 7F LD A,A MOV A,A 80 ADD A,B ADD B 81 ADD A,C ADD C 82 ADD A,D ADD D 83 ADD A,E ADD E 84 ADD A,H ADD H 85 ADD A,L ADD L 86 ADD A,(HL) ADD M 87 ADD A,A ADD A 88 ADC A,B ADC B 89 ADC A,C ADC C 8A ADC A,D ADC D 8B ADC A,E ADC E 8C ADC A,H ADC H 8D ADC A,L ADC L 8E ADC A,(HL) ADC M 8F ADC A,A ADC A 90 SUB B SUB B 91 SUB C SUB C 92 SUB D SUB D 93 SUB E SUB E 94 SUB H SUB H 95 SUB L SUB L 96 SUB (HL) SUB M 97 SUB A SUB A 98 SBC A,B SBB B 99 SBC A,C SBB C 9A SBC A,D SBB D 9B SBC A,E SBB E 9C SBC A,H SBB H 9D SBC A,L SBB L 9E SBC A,(HL) SBB M 9F SBC A,A SBB A A0 AND B ANA B A1 AND C ANA C A2 AND D ANA D A3 AND E ANA E A4 AND H ANA H A5 AND L ANA L A6 AND (HL) ANA M A7 AND A ANA A A8 XOR B XRA B A9 XOR C XRA C AA XOR D XRA D AB XOR E XRA E AC XOR H XRA H AD XOR L XRA L AE XOR (HL) XRA M AF XOR A XRA A B0 OR B ORA B B1 OR C ORA C B2 OR D ORA D B3 OR E ORA E B4 OR H ORA H B5 OR L ORA L B6 OR (HL) ORA M B7 OR A ORA A B8 CP B CMP B B9 CP C CMP C BA CP D CMP D BB CP E CMP E BC CP H CMP H BD CP L CMP L BE CP (HL) CMP M BF CP A CMP A C0 RET NZ RNZ C1 POP BC POP B C2 nnnn JP NZ,nnnn JNZ adr C3 nnnn JP nnnn JMP adr C4 nnnn CALL NZ,nnnn CNZ adr C5 PUSH BC PUSH B C6 nn ADD A,nn ADI byte C7 RST 0 RST 0 C8 RET Z RZ C9 RET RET CA nnnn JP Z,nnnn JZ adr CB 00 * RLC B CB 01 * RLC C CB 02 * RLC D CB 03 * RLC E CB 04 * RLC H CB 05 * RLC L CB 06 * RLC (HL) CB 07 * RLC A CB 08 * RRC B CB 09 * RRC C CB 0A * RRC D CB 0B * RRC E CB 0C * RRC H CB 0D * RRC L CB 0E * RRC (HL) CB 0F * RRC A CB 10 * RL B CB 11 * RL C CB 12 * RL D CB 13 * RL E CB 14 * RL H CB 15 * RL L CB 16 * RL (HL) CB 17 * RL A CB 18 * RR B CB 19 * RR C CB 1A * RR D CB 1B * RR E CB 1C * RR H CB 1D * RR L CB 1E * RR (HL) CB 1F * RR A CB 20 * SLA B CB 21 * SLA C CB 22 * SLA D CB 23 * SLA E CB 24 * SLA H CB 25 * SLA L CB 26 * SLA (HL) CB 27 * SLA A CB 28 * SRA B CB 29 * SRA C CB 2A * SRA D CB 2B * SRA E CB 2C * SRA H CB 2D * SRA L CB 2E * SRA (HL) CB 2F * SRA A CB 30 / SLIA B (Shift Left Inverted Arithmetic) CB 31 / SLIA C like SLA, but shifts in a 1 bit CB 32 / SLIA D CB 33 / SLIA E CB 34 / SLIA H CB 35 / SLIA L CB 36 / SLIA (HL) CB 37 / SLIA A CB 38 * SRL B CB 39 * SRL C CB 3A * SRL D CB 3B * SRL E CB 3C * SRL H CB 3D * SRL L CB 3E * SRL (HL) CB 3F * SRL A CB 40 * BIT 0,B CB 41 * BIT 0,C CB 42 * BIT 0,D CB 43 * BIT 0,E CB 44 * BIT 0,H CB 45 * BIT 0,L CB 46 * BIT 0,(HL) CB 47 * BIT 0,A CB 48 * BIT 1,B CB 49 * BIT 1,C CB 4A * BIT 1,D CB 4B * BIT 1,E CB 4C * BIT 1,H CB 4D * BIT 1,L CB 4E * BIT 1,(HL) CB 4F * BIT 1,A CB 50 * BIT 2,B CB 51 * BIT 2,C CB 52 * BIT 2,D CB 53 * BIT 2,E CB 54 * BIT 2,H CB 55 * BIT 2,L CB 56 * BIT 2,(HL) CB 57 * BIT 2,A CB 58 * BIT 3,B CB 59 * BIT 3,C CB 5A * BIT 3,D CB 5B * BIT 3,E CB 5C * BIT 3,H CB 5D * BIT 3,L CB 5E * BIT 3,(HL) CB 5F * BIT 3,A CB 60 * BIT 4,B CB 61 * BIT 4,C CB 62 * BIT 4,D CB 63 * BIT 4,E CB 64 * BIT 4,H CB 65 * BIT 4,L CB 66 * BIT 4,(HL) CB 67 * BIT 4,A CB 68 * BIT 5,B CB 69 * BIT 5,C CB 6A * BIT 5,D CB 6B * BIT 5,E CB 6C * BIT 5,H CB 6D * BIT 5,L CB 6E * BIT 5,(HL) CB 6F * BIT 5,A CB 70 * BIT 6,B CB 71 * BIT 6,C CB 72 * BIT 6,D CB 73 * BIT 6,E CB 74 * BIT 6,H CB 75 * BIT 6,L CB 76 * BIT 6,(HL) CB 77 * BIT 6,A CB 78 * BIT 7,B CB 79 * BIT 7,C CB 7A * BIT 7,D CB 7B * BIT 7,E CB 7C * BIT 7,H CB 7D * BIT 7,L CB 7E * BIT 7,(HL) CB 7F * BIT 7,A CB 80 * RES 0,B CB 81 * RES 0,C CB 82 * RES 0,D CB 83 * RES 0,E CB 84 * RES 0,H CB 85 * RES 0,L CB 86 * RES 0,(HL) CB 87 * RES 0,A CB 88 * RES 1,B CB 89 * RES 1,C CB 8A * RES 1,D CB 8B * RES 1,E CB 8C * RES 1,H CB 8D * RES 1,L CB 8E * RES 1,(HL) CB 8F * RES 1,A CB 90 * RES 2,B CB 91 * RES 2,C CB 92 * RES 2,D CB 93 * RES 2,E CB 94 * RES 2,H CB 95 * RES 2,L CB 96 * RES 2,(HL) CB 97 * RES 2,A CB 98 * RES 3,B CB 99 * RES 3,C CB 9A * RES 3,D CB 9B * RES 3,E CB 9C * RES 3,H CB 9D * RES 3,L CB 9E * RES 3,(HL) CB 9F * RES 3,A CB A0 * RES 4,B CB A1 * RES 4,C CB A2 * RES 4,D CB A3 * RES 4,E CB A4 * RES 4,H CB A5 * RES 4,L CB A6 * RES 4,(HL) CB A7 * RES 4,A CB A8 * RES 5,B CB A9 * RES 5,C CB AA * RES 5,D CB AB * RES 5,E CB AC * RES 5,H CB AD * RES 5,L CB AE * RES 5,(HL) CB AF * RES 5,A CB B0 * RES 6,B CB B1 * RES 6,C CB B2 * RES 6,D CB B3 * RES 6,E CB B4 * RES 6,H CB B5 * RES 6,L CB B6 * RES 6,(HL) CB B7 * RES 6,A CB B8 * RES 7,B CB B9 * RES 7,C CB BA * RES 7,D CB BB * RES 7,E CB BC * RES 7,H CB BD * RES 7,L CB BE * RES 7,(HL) CB BF * RES 7,A CB C0 * SET 0,B CB C1 * SET 0,C CB C2 * SET 0,D CB C3 * SET 0,E CB C4 * SET 0,H CB C5 * SET 0,L CB C6 * SET 0,(HL) CB C7 * SET 0,A CB C8 * SET 1,B CB C9 * SET 1,C CB CA * SET 1,D CB CB * SET 1,E CB CC * SET 1,H CB CD * SET 1,L CB CE * SET 1,(HL) CB CF * SET 1,A CB D0 * SET 2,B CB D1 * SET 2,C CB D2 * SET 2,D CB D3 * SET 2,E CB D4 * SET 2,H CB D5 * SET 2,L CB D6 * SET 2,(HL) CB D7 * SET 2,A CB D8 * SET 3,B CB D9 * SET 3,C CB DA * SET 3,D CB DB * SET 3,E CB DC * SET 3,H CB DD * SET 3,L CB DE * SET 3,(HL) CB DF * SET 3,A CB E0 * SET 4,B CB E1 * SET 4,C CB E2 * SET 4,D CB E3 * SET 4,E CB E4 * SET 4,H CB E5 * SET 4,L CB E6 * SET 4,(HL) CB E7 * SET 4,A CB E8 * SET 5,B CB E9 * SET 5,C CB EA * SET 5,D CB EB * SET 5,E CB EC * SET 5,H CB ED * SET 5,L CB EE * SET 5,(HL) CB EF * SET 5,A CB F0 * SET 6,B CB F1 * SET 6,C CB F2 * SET 6,D CB F3 * SET 6,E CB F4 * SET 6,H CB F5 * SET 6,L CB F6 * SET 6,(HL) CB F7 * SET 6,A CB F8 * SET 7,B CB F9 * SET 7,C CB FA * SET 7,D CB FB * SET 7,E CB FC * SET 7,H CB FD * SET 7,L CB FE * SET 7,(HL) CB FF * SET 7,A CC nnnn CALL Z,nnnn CZ adr CD nnnn CALL nnnn CALL adr CE nn ADC A,nn ACI byte CF RST 8 RST 1 D0 RET NC RNC D1 POP DE POP D D2 nnnn JP NC,nnnn JNC adr D3 nn OUT (nn),A OUT byte D4 nnnn CALL NC,nnnn CNC adr D5 PUSH DE PUSH D D6 nn SUB nn SUI byte D7 RST 10H RST 2 D8 RET C RC D9 * EXX DA nnnn JP C,nnnn JC adr DB nn IN A,(nn) IN byte DC nnnn CALL C,nnnn CC adr All other DD combinations not listed below: DD is ignored, all following bytes are treated as instructions DD 09 * ADD IX,BC DD 19 * ADD IX,DE DD 21 nnnn * LD IX,nnnn DD 22 nnnn * LD (nnnn),IX DD 23 * INC IX DD 24 / INC HX DD 25 / DEC HX DD 26 nn / LD HX,nn DD 29 * ADD IX,IX DD 2A nnnn * LD IX,(nnnn) DD 2B * DEC IX DD 2C / INC LX DD 2D / DEC LX DD 2E nn / LD LX,nn DD 34 dd * INC (IX+dd) DD 35 dd * DEC (IX+dd) DD 36 dd nn * LD (IX+dd),nn DD 39 * ADD IX,SP DD 44 / LD B,HX DD 45 / LD B,LX DD 46 dd * LD B,(IX+dd) DD 4C / LD C,HX DD 4D / LD C,LX DD 4E dd * LD C,(IX+dd) DD 54 / LD D,HX DD 55 / LD D,LX DD 56 dd * LD D,(IX+dd) DD 5C / LD E,H DD 5D / LD E,L DD 5E dd * LD E,(IX+dd) DD 60 / LD HX,B DD 61 / LD HX,C DD 62 / LD HX,D DD 63 / LD HX,E DD 64 / LD HX,HX DD 65 / LD HX,LX DD 66 dd * LD H,(IX+dd) DD 67 / LD HX,A DD 68 / LD LX,B DD 69 / LD LX,C DD 6A / LD LX,D DD 6B / LD LX,E DD 6C / LD LX,HX DD 6D / LD LX,LX DD 6E dd * LD L,(IX+dd) DD 6F / LD LX,A DD 70 dd * LD (IX+dd),B DD 71 dd * LD (IX+dd),C DD 72 dd * LD (IX+dd),D DD 73 dd * LD (IX+dd),E DD 74 dd * LD (IX+dd),H DD 75 dd * LD (IX+dd),L DD 77 dd * LD (IX+dd),A DD 7C / LD A,HX DD 7D / LD A,LX DD 7E dd * LD A,(IX+dd) DD 84 / ADD A,HX DD 85 / ADD A,LX DD 86 dd * ADD A,(IX) DD 8C / ADC A,HX DD 8D / ADC A,LX DD 8E dd * ADC A,(IX) DD 94 / SUB HX DD 95 / SUB LX DD 96 dd * SUB (IX+dd) DD 9C / SBC A,HX DD 9D / SBC A,LX DD 9E dd * SBC A,(IX+dd) DD A4 / AND HX DD A5 / AND LX DD A6 dd * AND (IX+dd) DD AC / XOR HX DD AD / XOR LX DD AE dd * XOR (IX+dd) DD B4 / OR HX DD B5 / OR LX DD B6 dd * OR (IX+dd) DD BC / CP HX DD BD / CP LX DD BE dd * CP (IX+dd) DD CB dd 00 / RLC (IX+dd)->B result is placed in a register DD CB dd 01 / RLC (IX+dd)->C additionally DD CB dd 02 / RLC (IX+dd)->D DD CB dd 03 / RLC (IX+dd)->E DD CB dd 04 / RLC (IX+dd)->H DD CB dd 05 / RLC (IX+dd)->L DD CB dd 06 * RLC (IX+dd) DD CB dd 07 / RLC (IX+dd)->A DD CB dd 08 / RRC (IX+dd)->B DD CB dd 09 / RRC (IX+dd)->C DD CB dd 0A / RRC (IX+dd)->D DD CB dd 0B / RRC (IX+dd)->E DD CB dd 0C / RRC (IX+dd)->H DD CB dd 0D / RRC (IX+dd)->L DD CB dd 0E * RRC (IX+dd) DD CB dd 0F / RRC (IX+dd)->A DD CB dd 10 / RL (IX+dd)->B DD CB dd 11 / RL (IX+dd)->C DD CB dd 12 / RL (IX+dd)->D DD CB dd 13 / RL (IX+dd)->E DD CB dd 14 / RL (IX+dd)->H DD CB dd 15 / RL (IX+dd)->L DD CB dd 16 * RL (IX+dd) DD CB dd 17 / RL (IX+dd)->A DD CB dd 18 / RR (IX+dd)->B DD CB dd 19 / RR (IX+dd)->C DD CB dd 1A / RR (IX+dd)->D DD CB dd 1B / RR (IX+dd)->E DD CB dd 1C / RR (IX+dd)->H DD CB dd 1D / RR (IX+dd)->L DD CB dd 1E * RR (IX+dd) DD CB dd 1F / RR (IX+dd)->A DD CB dd 20 / SLA (IX+dd)->B DD CB dd 21 / SLA (IX+dd)->C DD CB dd 22 / SLA (IX+dd)->D DD CB dd 23 / SLA (IX+dd)->E DD CB dd 24 / SLA (IX+dd)->H DD CB dd 25 / SLA (IX+dd)->L DD CB dd 26 * SLA (IX+dd) DD CB dd 27 / SLA (IX+dd)->A DD CB dd 28 / SRA (IX+dd)->B DD CB dd 29 / SRA (IX+dd)->C DD CB dd 2A / SRA (IX+dd)->D DD CB dd 2B / SRA (IX+dd)->E DD CB dd 2C / SRA (IX+dd)->H DD CB dd 2D / SRA (IX+dd)->L DD CB dd 2E * SRA (IX+dd) DD CB dd 2F / SRA (IX+dd)->A DD CB dd 30 / SLIA (IX+dd)->B DD CB dd 31 / SLIA (IX+dd)->C DD CB dd 32 / SLIA (IX+dd)->D DD CB dd 33 / SLIA (IX+dd)->E DD CB dd 34 / SLIA (IX+dd)->H DD CB dd 35 / SLIA (IX+dd)->L DD CB dd 36 / SLIA (IX+dd) DD CB dd 37 / SLIA (IX+dd)->A DD CB dd 38 / SRL (IX+dd)->B DD CB dd 39 / SRL (IX+dd)->C DD CB dd 3A / SRL (IX+dd)->D DD CB dd 3B / SRL (IX+dd)->E DD CB dd 3C / SRL (IX+dd)->H DD CB dd 3D / SRL (IX+dd)->L DD CB dd 3E * SRL (IX+dd) DD CB dd 3F / SRL (IX+dd)->A DD CB dd 46 * BIT 0,(IX+dd) all other BIT combinations DD CB dd 4E * BIT 1,(IX+dd) react like the documented ones DD CB dd 56 * BIT 2,(IX+dd) because there is no write DD CB dd 5E * BIT 3,(IX+dd) DD CB dd 66 * BIT 4,(IX+dd) DD CB dd 6E * BIT 5,(IX+dd) DD CB dd 76 * BIT 6,(IX+dd) DD CB dd 7E * BIT 7,(IX+dd) DD CB dd 80 / RES 0,(IX+dd)->B DD CB dd 81 / RES 0,(IX+dd)->C DD CB dd 82 / RES 0,(IX+dd)->D DD CB dd 83 / RES 0,(IX+dd)->E DD CB dd 84 / RES 0,(IX+dd)->H DD CB dd 85 / RES 0,(IX+dd)->L DD CB dd 86 * RES 0,(IX+dd) DD CB dd 87 / RES 0,(IX+dd)->A DD CB dd 88 / RES 1,(IX+dd)->B DD CB dd 89 / RES 1,(IX+dd)->C DD CB dd 8A / RES 1,(IX+dd)->D DD CB dd 8B / RES 1,(IX+dd)->E DD CB dd 8C / RES 1,(IX+dd)->H DD CB dd 8D / RES 1,(IX+dd)->L DD CB dd 8E * RES 1,(IX+dd) DD CB dd 8F / RES 1,(IX+dd)->A DD CB dd 90 / RES 2,(IX+dd)->B DD CB dd 91 / RES 2,(IX+dd)->C DD CB dd 92 / RES 2,(IX+dd)->D DD CB dd 93 / RES 2,(IX+dd)->E DD CB dd 94 / RES 2,(IX+dd)->H DD CB dd 95 / RES 2,(IX+dd)->L DD CB dd 96 * RES 2,(IX+dd) DD CB dd 97 / RES 2,(IX+dd)->A DD CB dd 98 / RES 3,(IX+dd)->B DD CB dd 99 / RES 3,(IX+dd)->C DD CB dd 9A / RES 3,(IX+dd)->D DD CB dd 9B / RES 3,(IX+dd)->E DD CB dd 9C / RES 3,(IX+dd)->H DD CB dd 9D / RES 3,(IX+dd)->L DD CB dd 9E * RES 3,(IX+dd) DD CB dd 9F / RES 3,(IX+dd)->A DD CB dd A0 / RES 4,(IX+dd)->B DD CB dd A1 / RES 4,(IX+dd)->C DD CB dd A2 / RES 4,(IX+dd)->D DD CB dd A3 / RES 4,(IX+dd)->E DD CB dd A4 / RES 4,(IX+dd)->H DD CB dd A5 / RES 4,(IX+dd)->L DD CB dd A6 * RES 4,(IX+dd) DD CB dd A7 / RES 4,(IX+dd)->A DD CB dd A8 / RES 5,(IX+dd)->B DD CB dd A9 / RES 5,(IX+dd)->C DD CB dd AA / RES 5,(IX+dd)->D DD CB dd AB / RES 5,(IX+dd)->E DD CB dd AC / RES 5,(IX+dd)->H DD CB dd AD / RES 5,(IX+dd)->L DD CB dd AE * RES 5,(IX+dd) DD CB dd AF / RES 5,(IX+dd)->A DD CB dd B0 / RES 6,(IX+dd)->B DD CB dd B1 / RES 6,(IX+dd)->C DD CB dd B2 / RES 6,(IX+dd)->D DD CB dd B3 / RES 6,(IX+dd)->E DD CB dd B4 / RES 6,(IX+dd)->H DD CB dd B5 / RES 6,(IX+dd)->L DD CB dd B6 * RES 6,(IX+dd) DD CB dd B7 / RES 6,(IX+dd)->A DD CB dd B8 / RES 7,(IX+dd)->B DD CB dd B9 / RES 7,(IX+dd)->C DD CB dd BA / RES 7,(IX+dd)->D DD CB dd BB / RES 7,(IX+dd)->E DD CB dd BC / RES 7,(IX+dd)->H DD CB dd BD / RES 7,(IX+dd)->L DD CB dd BE * RES 7,(IX+dd) DD CB dd BF / RES 7,(IX+dd)->A DD CB dd C0 / SET 0,(IX+dd)->B DD CB dd C1 / SET 0,(IX+dd)->C DD CB dd C2 / SET 0,(IX+dd)->D DD CB dd C3 / SET 0,(IX+dd)->E DD CB dd C4 / SET 0,(IX+dd)->H DD CB dd C5 / SET 0,(IX+dd)->L DD CB dd C6 * SET 0,(IX+dd) DD CB dd C7 / SET 0,(IX+dd)->A DD CB dd C8 / SET 1,(IX+dd)->B DD CB dd C9 / SET 1,(IX+dd)->C DD CB dd CA / SET 1,(IX+dd)->D DD CB dd CB / SET 1,(IX+dd)->E DD CB dd CC / SET 1,(IX+dd)->H DD CB dd CD / SET 1,(IX+dd)->L DD CB dd CE * SET 1,(IX+dd) DD CB dd CF / SET 1,(IX+dd)->A DD CB dd D0 / SET 2,(IX+dd)->B DD CB dd D1 / SET 2,(IX+dd)->C DD CB dd D2 / SET 2,(IX+dd)->D DD CB dd D3 / SET 2,(IX+dd)->E DD CB dd D4 / SET 2,(IX+dd)->H DD CB dd D5 / SET 2,(IX+dd)->L DD CB dd D6 * SET 2,(IX+dd) DD CB dd D7 / SET 2,(IX+dd)->A DD CB dd D8 / SET 3,(IX+dd)->B DD CB dd D9 / SET 3,(IX+dd)->C DD CB dd DA / SET 3,(IX+dd)->D DD CB dd DB / SET 3,(IX+dd)->E DD CB dd DC / SET 3,(IX+dd)->H DD CB dd DD / SET 3,(IX+dd)->L DD CB dd DE * SET 3,(IX+dd) DD CB dd DF / SET 3,(IX+dd)->A DD CB dd E0 / SET 4,(IX+dd)->B DD CB dd E1 / SET 4,(IX+dd)->C DD CB dd E2 / SET 4,(IX+dd)->D DD CB dd E3 / SET 4,(IX+dd)->E DD CB dd E4 / SET 4,(IX+dd)->H DD CB dd E5 / SET 4,(IX+dd)->L DD CB dd E6 * SET 4,(IX+dd) DD CB dd E7 / SET 4,(IX+dd)->A DD CB dd E8 / SET 5,(IX+dd)->B DD CB dd E9 / SET 5,(IX+dd)->C DD CB dd EA / SET 5,(IX+dd)->D DD CB dd EB / SET 5,(IX+dd)->E DD CB dd EC / SET 5,(IX+dd)->H DD CB dd ED / SET 5,(IX+dd)->L DD CB dd EE * SET 5,(IX+dd) DD CB dd EF / SET 5,(IX+dd)->A DD CB dd F0 / SET 6,(IX+dd)->B DD CB dd F1 / SET 6,(IX+dd)->C DD CB dd F2 / SET 6,(IX+dd)->D DD CB dd F3 / SET 6,(IX+dd)->E DD CB dd F4 / SET 6,(IX+dd)->H DD CB dd F5 / SET 6,(IX+dd)->L DD CB dd F6 * SET 6,(IX+dd) DD CB dd F7 / SET 6,(IX+dd)->A DD CB dd F8 / SET 7,(IX+dd)->B DD CB dd F9 / SET 7,(IX+dd)->C DD CB dd FA / SET 7,(IX+dd)->D DD CB dd FB / SET 7,(IX+dd)->E DD CB dd FC / SET 7,(IX+dd)->H DD CB dd FD / SET 7,(IX+dd)->L DD CB dd FE * SET 7,(IX+dd) DD CB dd FF / SET 7,(IX+dd)->A DD E1 * POP IX DD E3 * EX (SP),IX DD E5 * PUSH IX DD E9 * JP (IX) DD F9 * LD SP,IX DE nn SBC A,nn SBI byte DF RST 18H RST 3 E0 RET PO RPO E1 POP HL POP H E2 nnnn JP PO,nnnn JPO adr E3 EX (SP),HL XTHL E4 nnnn CALL PO,nnnn CPO adr E5 PUSH HL PUSH H E6 nn AND nn ANI byte E7 RST 20H RST 4 E8 RET PE RPE E9 JP (HL) PCHL EA nnnn JP PE,nnnn JPE adr EB EX DE,HL XCHG EC nnnn CALL PE,nnnn CPE adr All other ED combinations not listed below: in the range ED40 - ED7F: valid opcodes are mirrored elsewhere: ED and the next byte is ignored, all following bytes treated as instructions ED 00 nn + IN0 B,(nn) ED 01 nn + OUT0 (nn),B ED 04 + TST B ED 08 nn + IN0 C,(nn) ED 09 nn + OUT0 (nn),C ED 0C + TST C ED 10 nn + IN0 D,(nn) ED 11 nn + OUT0 (nn),D ED 14 + TST D ED 18 nn + IN0 E,(nn) ED 19 nn + OUT0 (nn),E ED 1C + TST E ED 20 nn + IN0 H,(nn) ED 21 nn + OUT0 (nn),H ED 24 + TST H ED 28 nn + IN0 L,(nn) ED 29 nn + OUT0 (nn),L ED 2C + TST L ED 30 nn + IN0 (nn) set flags only ED 34 + TST (HL) ED 38 nn + IN0 A,(nn) ED 39 nn + OUT0 (nn),A ED 3C + TST A ED 40 * IN B,(C) ED 41 * OUT (C),B ED 42 * SBC HL,BC ED 43 nnnn * LD (nnnn),BC ED 44 * NEG ED 45 * RETN ED 46 * IM 0 ED 47 * LD I,A ED 48 * IN C,(C) ED 49 * OUT (C),C ED 4A * ADC HL,BC ED 4B nnnn * LD BC,(nnnn) ED 4C + MULT BC ED 4D * RETI ED 4F * LD R,A ED 50 * IN D,(C) ED 51 * OUT (C),D ED 52 * SBC HL,DE ED 53 nnnn * LD (nnnn),DE ED 56 * IM 1 ED 57 * LD A,I ED 58 * IN E,(C) ED 59 * OUT (C),E ED 5A * ADC HL,DE ED 5B nnnn * LD DE,(nnnn) ED 5C + MULT DE ED 5E * IM 2 ED 5F * LD A,R ED 60 * IN H,(C) ED 61 * OUT (C),H ED 62 * SBC HL,HL ED 63 nnnn * LD (nnnn),HL opcode 22 does the same faster ED 64 nn + TST nn ED 67 * RRD ED 68 * IN L,(C) ED 69 * OUT (C),L ED 6A * ADC HL,HL ED 6B nnnn * LD HL,(nnnn) opcode 2A does the same faster ED 6C + MULT HL ED 6F * RLD ED 70 / IN (C) set flags only (TSTI) ^--- can be viewed as *, because SGS manual and HD64180 manual list this instruction as valid Z80 ED 71 / OUT (C),0 ED 72 * SBC HL,SP ED 73 nnnn * LD (nnnn),SP ED 74 nn + TSTIO nn ED 76 + SLP ED 78 * IN A,(C) ED 79 * OUT (C),A ED 7A * ADC HL,SP ED 7B nnnn * LD SP,(nnnn) ED 7C + MULT SP ED 83 + OTIM ED 8B + OTDM ED 93 + OTIMR ED 9B + OTDMR ED A0 * LDI ED A1 * CPI ED A2 * INI ED A3 * OUTI ED A8 * LDD ED A9 * CPD ED AA * IND ED AB * OUTD ED B0 * LDIR ED B1 * CPIR ED B2 * INIR ED B3 * OTIR ED B8 * LDDR ED B9 * CPDR ED BA * INDR ED BB * OTDR EE nn XOR nn XRI byte EF RST 28H RST 5 F0 RET P RP F1 POP AF POP PSW F2 nnnn JP P,nnnn JP adr F3 DI DI F4 nnnn CALL P,nnnn CP adr F5 PUSH AF PUSH PSW F6 nn OR nn ORI byte F7 RST 30H RST 6 F8 RET M RM F9 LD SP,HL SPHL FA nnnn JP M,nnnn JM adr FB EI EI FC nnnn CALL M,nnnn CM adr FD ... * like DD ..., with IY instead of IX FE nn CP nn CPI byte FF RST 38H RST 7 -- proGIS Software E-Mail: kkaempf@didymus.rmi.de Dipl.-Inform. Klaus Kdmpf Fax: 0241-47067-29 Jakobstr. 117 Voice: 0241-47067-11 D-52064 Aachen GERMANY ------------------------------------------ Intel 8080 Mnemonics entered by Richard Steven Walz rstevew@armory.com ftp.armory.com /pub/user/rstevew/*/*